




فقط یک فایل PDF شده به آدرس <https://www.dropbox.com/request/3knDRN3iOOxdTWABo7Nh> ارسال کنید.

۱- توابع زیر را روی CLB (بلوک منطقی) نشان داده شده پیاده کنید. اتصال ورودی‌های توابع به این بلوک منطقی را با نام‌گذاری نشان دهید. تابع هر LUT را معلوم کنید و اتصالات مورد نیاز را پررنگ کنید. در صورت عبور از مالتی‌پلکسرها، مقادیر انتخابگر آن‌ها را نیز تعیین کنید. (۲۵ نمره)


$$Z = (AB)'F + AB'F + ACD'F + A'BCF'$$

P = A'BC (Clocked/Registered Output)






۲- مدار زیر را به زبان VHDL توصیف کنید. (۲۵ نمره)



۳- کدی برای پیاده‌سازی مدار زیر بنویسید. ورودی Clock و X و خروجی‌ها A و B هستند. (۲۵ نمره)





```
library IEEE;
use IEEE.std_logic_1164.all;
entity test is
    port ( A, B, C : in std_logic;
          Q1, Q2 : out std_logic);
end test;

architecture synth of test is
    signal V, R : std_logic;
begin
    process (V, Q1)
    begin
        if (V='1') then
            Q2 <= Q1;
        end if;
    end process;

    R <= B xnor C;

    process (A)
    begin
        if (A'event and A='1') then
            Q1 <= B;
            V <= R;
        end if;
    end process;
end synth;
```